Das Projekt MemDPU ist Teil des DFG-Schwerpunktprogramms MemrisTec (SPP 2262) und adressiert die wachsenden Anforderungen an energie- und flächeneffiziente Rechnerarchitekturen für die Echtzeitanalyse großer Datenmengen, etwa im Kontext des Internet der Dinge.

Im Fokus steht die Entwicklung eines neuartigen memristiven Rechenwerks, der sogenannten Domino Processing Unit (DPU), das Rechen- und Speicheroperationen direkt in einer memristiven Speichermatrix vereint. Grundlage bilden verschiedene In-Memory-Logikkonzepte für analog und abrupt schaltende memristive Bauelemente, die systematisch untersucht und miteinander verglichen werden. Dabei werden binäre Logikansätze auf Basis der physikalischen Ein- und Ausgangsgrößen Widerstand und Spannung (MIMO, MIVO, VIMO, VIVO) ebenso betrachtet wie neuartige ternäre Logikkonzepte, die durch die Multilevel-Eigenschaften memristiver Bauelemente ermöglicht werden.

Aufbauend auf diesen Studien wird ein DPU-basiertes Rechenkonzept entwickelt, das unterschiedliche Logikansätze innerhalb einer Architektur kombiniert. Ergänzend entsteht ein Synthesewerkzeug zur Erzeugung optimierter Spannungsfolgen für die Durchführung allgemeiner Rechenoperationen. Ziel des Projekts ist die experimentelle Realisierung eines 4-Bit-Demonstrators sowie die simulationsbasierte Skalierung des Konzepts auf höhere Bitbreiten. Das Vorhaben basiert auf einer engen Verzahnung von experimenteller Bauelemententwicklung und theoretischer Modellierung und Simulation.

Gefördert von: